Domanda di colloquio di Xilinx

Q: Explained 2-stage pipelined adder