Domanda di colloquio di Synopsis

To design a FIFO in Verilog.