Domanda di colloquio di Capgemini

Verilog code to implement a half adder