Domanda di colloquio di Pragmatic

Write a FSM for a sequence detector in Verilog/SystemVerilog