3 rounds of interview
2 technical [ 45 min each ] + 1 Hr round [ 30 min ]
Puzzle from GFG
Digital electronics
Verilog
Digital IC design
Sequence detector
Clock divide circuits
CDC, Metastability
Pipelining, Hazards
Domande di colloquio [1]
Domanda 1
Questions were
FSM , types
Draw 10X11 sequence detector using mealy and more machine
Verilog code for FSM
Fifo
FIFO depth calculation
Ho presentato la mia candidatura online. La procedura ha richiesto un giorno. Ho sostenuto un colloquio presso Qualcomm (Raleigh, NC) nel mese di apr 2012
